

DVI 光シリアルリンクの開発

The development of a DVI optical serial link

秋本 尚行, 野原 学

Takayuki Akimoto, Manabu Nohara

岩井 智昭, 曽我 裕介

Tomoaki Iwai, Yuusuke Soga

大久保 英幸, 野口 良司

Hideyuki Ohkubo, Ryoji Noguchi

石戸谷 耕一, 篠倉 毅一郎

Koichi Ishitoya, Kiichiro Shinokura

要 旨 メディアレシーバ(MR)とプラズマディスプレイパネル(PDP)との間を流れる映像や音声, 制御信号を, 2 芯のプラスチック光ファイバー(POF)ケーブル一本によって 30m までの距離を伝送するシステム “DVI 光シリアルリンク” を開発した。本稿では, そのシステムと技術要素を紹介する。

Summary Pioneer plasma television sets consist of a Media Receiver (MR) and a Plasma Display Panel (PDP) which are connected by metal cables. Our plasma television sets transmit visual data, audio data, and control signals. The DVI optical serial link, which has one Plastic Optical Fiber (POF) with two cores of length up to 30 meters, was developed to replace the metal cables.

This report describes the outline of the system along with a technical description.

キーワード : プラズマディスプレイ, PDP, プラスチック光ファイバー, 光伝送, DVI, アイセーフティ

1. まえがき

大型で薄型のプラズマディスプレイは, そのほとんどが大きなリビングの間取りに見合うような位置に置かれている。特に北米や欧州では, プラズマディスプレイパネル(以下 PDP と呼ぶ)を暖炉の上などに配置し, メディアレシーバ(以下 MR と呼ぶ)を PDP と離れた場所に

置くケースが多く見受けられる。このような場合, 双方の接続には付属のシステムケーブルでは長さが足りず, オプションのロングケーブルを利用することになる。しかしながら, メタルのシステムケーブルは, DVI(Digital Visual Interface)の電気的特性上⁽¹⁾, 数メートルまでの長さしか伝送できない。また, 昨年末より導

入され、すでにオプション販売されている光ファイバーケーブルを使用した30mロングケーブルシステムを利用する場合は、DVIインターフェースに相当する部分の映像信号をガラス光ファイバー4本、DDC(Display Data Channel)制御信号をメタルケーブル1本で接続し、さらに音声と制御信号をメタルのMDRケーブルで接続する形態となり、配線ケーブルが多く、またメタルケーブルが太くなるため、PDPとMR間の配線の設置が非常に大変である。

上述の背景から、PDPとMR間を伝送される映像・音声・制御信号を、よりスマートで長い距離の伝送を可能とする2芯のプラスチック光ファイバー(以下POFと呼ぶ)を用いた一本のケーブルによる伝送システム“DVI光シリアルリンク”を開発した。

本稿では、そのシステムの概要(システム・特長・技術要素)や内部構成、性能、仕様を述べる。

2. 概要

2.1 システム

図1に、MR、PDPと光シリアルリンクの外観を示す。DVI光シリアルリンクは、MRとつながる送信側モジュールと、PDPとつながる受信側モジュールとで構成され、送・受信モジュール間は2芯のPOFケーブルで接続される。POFケーブルは、GI(Graded Index)型POF(高速用)およびSI(Step Index)型POF(低速用)の2本1組で構成されており、ファイバー両端に取り付けられた2心のコネクタを、送信モジュールおよび受信モジュールに接続し、モジュール間を光伝送する。

図2に、DVI光シリアルリンクのシステム接続を示す。同図の信号の流れに基づいてシステムの概要を述べる。

まず、映像信号と音声信号の流れを説明する。MRからDVIケーブルを通して入力されるデジタル映像信号とMDRケーブルから入力されるアナログ音声信号は、送信側モジュール

(MR側)で多重化され、ファイバーを介して高速光シリアル信号(3.125Gbps)で受信側モジュール(PDP側)に伝送される。受信側モジュール(PDP側)では、送られてきた高速光シリアル信号から元のデジタル映像信号とアナログ音声信号に復号化され、映像信号はDVIケーブルを、音声信号はMDRケーブルを通してPDPへ伝送される。

次に制御用信号の流れについて述べる。制御用信号には、DVIケーブルで送・受信されるDDC信号と、MDRケーブルで送・受信されるコントロール信号がある。この制御信号は、MRからPDPへ送信される(下り)信号とPDPからMRへ送信される(上り)信号とに分けられる。

MRからPDPへ送信される(下り)信号は、送信側モジュール(MR側)で前述された映像信号や音声信号と多重化されて高速光シリアル信号(3.125Gbps)で伝送、受信側モジュール(PDP側)にて復号化された後にPDPへ伝送される。また、PDPからMRへ送信される(上り)信号は、受信側モジュール(PDP側)で多重化され、ファイバーを介して低速光信号(28.4Mbps)で送信側モジュール(MR側)に伝送される。送信側モジュール(MR側)では、送られてきた低速光信号から元の信号に復号化されてMRへ伝送される。

2.2 特長

DVI光シリアルリンクでは、信号を電気から光に変換して伝送している。これは、光伝送は電気伝送に対してノイズや信号劣化の影響面が極めて小さいため、より遠い距離に信号の伝送が可能である点を利用している。また、これにより伝送速度も高速にすることが可能となる。これらの利点を生かすことで、DVI光シリアルリンクでは30mの長距離を3.125Gbpsという速さで信号を伝送している。

また、DVI光シリアルリンクでは、この光伝送の媒体にプラスチック光ファイバー(POF)を採用している。このファイバーは、従来のガラスファイバーに比べて曲げて折れにくく、また価格面においても、一般的なガラスファイ

パーに比べて安価である。このファイバーを用いることで、一般家庭内でも配線する際の引き回しが容易に可能になり、低コストで実現できる特長を有している。特に、ギガビットクラスの超高速伝送を可能にする POF の民生用への製品化は、世界に先駆けた開発である。

2.3 技術要素

本章では DVI 光シリアルリンクの技術要素について述べる。

2.3.1 伝送パケット(フォーマット)と

ピクセルクロック(Pixel_CLK)の再生

DVI ケーブルから入力される信号には、映像信号と DDC 信号の他に映像信号と同期した Pixel_CLK が含まれているが、光シリアルリンクではこの Pixel_CLK を伝送できない。従っ

て、受信側で映像に同期した Pixel_CLK を再生できるように、高速光シリアル信号の伝送パケットを設計した。

2.3.2 アイセーフティの安全機能

POF ケーブルを流れる光が漏れて人間の目に危険を及ぼさないよう、アイセーフティの安全機能を開発、搭載している。この安全機能は、POF ケーブル破損や損傷などによる光漏れを検知して光伝送の発光を即座に停止するよう設計した。

3. 内部構成

DVI 光シリアルリンクの内部構成ブロックを図 3 に示す。図 3 上部は送信側モジュール(MR 側)のブロックを、図 3 下部は、受信側モジュール(PDP 側)のブロックを示している。



図 1 MR, PDP と DVI 光シリアルリンク




図 2 DVI 光シリアルリンクによるシステム接続

3.1 送信側内部構成

送信側モジュールは、

- ・ MR と電気信号を送・受信する DVI Connector 部と MDR Connector 部
- ・ POF Cable と光信号を送・受信する Optical Connector (Tx-Module) 部
- ・ 光伝送する信号の平行・シリアル変換機能と Optical Connector 部の制御機能を有する FPGA 部
- ・ 周辺部 (PLL, X'tal など)

の各ブロックから構成されている。次に各ブロック間の主な信号の流れについて述べる。

DVI Connector 部から FPGA への信号は、RGB の DATA が TMDS から CML 形式に、CLK が LVDS 形式に変更されて入力される。また、MDR Connector 部と FPGA との間では、MR から入力されるオーディオ信号と、下り (MR → PDP) と上り (PDP → MR) で制御信号 (ユーザデータ) が伝送される。そして、FPGA 部と Optical Connector 部との間では、送信する高速信号と受信した低速信号がそれぞれ伝送される。

次に FPGA 内部ブロックについて述べる。

FPGA 内部ブロックは、

- ・ メディアレシーバから DVI の映像信号が入力される TMDS_RX ブロック
- ・ A/D コンバータからシリアル入力される Audio_TX ブロック
- ・ 映像データ、オーディオデータ、ユーザデータが多重される MUX ブロック
- ・ 多重された信号を 3.125Gbps の高速リンクに出力する HI_SPEED_LINK_TX ブロック
- ・ バイフェーズの低速リンクを受信し、ユーザデータをデコードする LOW_SPEED_LINK_RX ブロック
- ・ アイセイフティの安全機能を実現する Safty_Fanction ブロック
- ・ システムクロックとリセットを生成する SYSTEM_CLK_and_RESET ブロック

の各ブロックで構成し、送信側の主な機能を実現している。

3.2 受信側内部構成

受信側モジュールは、

- ・ PDP と電気信号をやり取りする DVI Connector 部と MDR Connector 部
- ・ POF Cable と光信号をやり取りする Optical Connector (Rx-Module) 部
- ・ 光伝送する信号の平行・シリアル変換機能と Optical Connector 部の制御機能を有する FPGA 部
- ・ 周辺部 (PLL, X'tal など)

の各ブロックで構成されている。これらの各ブロック間の主な信号の流れについて述べる。

FPGA から DVI Connector 部への信号は、RGB の DATA が CML から TMDS 形式に、CLK が LVDS から TMDS 形式に変更され、出力される。また、MDR Connector 部と FPGA との間では、PDP へ出力されるオーディオ信号と、下り (MR → PDP)・上り (PDP → MR) の各制御信号が、伝送される。そして、FPGA 部と Optical Connector 部との間では、受信した高速信号と送信する低速信号がそれぞれ伝送される。

次に FPGA 内部ブロックについて述べる。

FPGA 内部ブロックは、

- ・ 高速リンクの 3.125Gbps のデータを受信する HI_SPEED_LINK_RX ブロック
- ・ 映像信号とユーザデータにデータを振り分ける DEMUX ブロック
- ・ 映像信号の平行データをシリアル出力する TMDS_TX ブロック
- ・ ユーザデータをエラー訂正する Error_Concelment ブロック
- ・ オーディオデータを D/A コンバータに出力する Audio_RX ブロック
- ・ ダミーパケット (スタンバイ) 通信と映像伝送を検出する Stanby ブロック
- ・ リセット信号を遅延させる Reset_Delay ブロック
- ・ ユーザデータの低速リンクを送信する LOW_SPEED_LINK_TX ブロック
- ・ システムクロックとリセットを生成する




図 3 送受信モジュールのブロック

SYSTEM_CLK_and_RESET ブロック

の各ブロックで構成し、受信側の主な機能を実現している。

4. 性能

DVI 光シリアルリンクは、DVI 信号の伝送部においては、DVI 規格⁽¹⁾に準拠するよう設計した。同規格のうち、DVI 光シリアルリンクの性能を示すピクセルエラーレート(Pixel error rate)、クロックジッタ(Clock jitter)、イントラ・スキュー(Intra-skew)、インター・スキュー(Inter-skew)、そしてアイパターンマスクテスト(Eye Pattern Mask Test)の各項目に関して述べる。

4.1 Pixel error rateとClock jitter

表1に、DVI 光シリアルリンクのPixel error rateとClock jitter 測定結果を示す。

Pixel error rateはピクセルクロックの伝送エラーのことで、10のマイナス9乗(10^{-9})以下と規定されている。DVI 光シリアルリンクでは、この値が 5.54×10^{-13} のマイナス13乗(10^{-13})以下となっており、この規格を満たしている。

Clock jitterは、DVI 出力部においてリカバークロックリでファレンスクロックのジッタを評価しており、353 ps以下と規定されている。DVI 光シリアルリンクでは、この値が250 psとなっており、この規格を満たしている。

表1 DVI 光シリアルリンクのPixel error rateとClock jitter 測定結果

パラメータ	DVI規格	DVI光シリアルリンク
Pixel error rate	10^{-9} max	5.54×10^{-13} 以下
Clock jitter *1	353 ps max	250 ps
Intra-skew *2	470 ps max	R;149 ps
		G;17.9 ps
		B; 11.2 ps
Inter-skew *3	7060 ps max	R-G;64.4 ps
		R-B;30.3 ps
		B-G;9.7 ps

*1,規格では 0.3 UI maxとされている

$T_{\text{pixel}} (1\text{clock, Pixel Time}) = 10 \times T_{\text{bit}} (1\text{UI, Bit Time})$

クロックは85MHzなので、1周期約11.76 ns: T_{pixel}

よって、0.3 UI = $0.3 \times 11.76 \text{ ns} \div 10 = 353 \text{ ns}$ となる

*2,規格では 0.4 UI maxとされている

$0.4 \text{ UI} = 0.4 \times 11.76 \text{ ns} \div 10 = 470 \text{ ns}$ となる

*3,規格では 0.6 T maxとされている

$0.6 T = 0.6 \times 11.76 \text{ ns} = 7060 \text{ ns}$ となる

*1,2,3,測定はTP3(送出处)による




図4 DVI 光シリアルリンクのEye Pattern Mask Test 測定結果(R data with TP3)

4.2 Intra-skew と Inter-skew

Intra-skew と Inter-skew は、DVI 出力部における RGB 差動データのスキューを表している。Intra-skew は、差動の D+ と D- のスキューを意味し、規定では 470ps 以下となっている。DVI 光シリアルリンクでは、R:149ps、G:17.9 ps、B:11.2 ps となっており、この規格を満たしている。また、Inter-skew は、差動ライン間のスキューを意味し、7060 ps 以下となるよう規定されている。DVI 光シリアルリンクでは、R-G:64.4ps、R-B:30.3ps、B-G:9.7 ps となっており、この規格を満たしている。

4.3 Eye Pattern Mask Test

図4にEye Pattern Mask Test 測定結果を示す。Eye Pattern Mask Test はDVI 出力部において時間方向に波形をノーマライズして評価する規定となっている。図4 から分かるように、DVI 光シリアルリンクでは波形がこのマスクに掛かっておらず、規格を満たしている。

4.4 特長

上述したように、DVI 光シリアルリンクは DVI 信号を電気ではなく光で伝送するという手段を構築したので、DVI 規格を十分満たす性能のシステムとなっている。

5. 仕様

表2に、DVI 光シリアルリンクの主な仕様である電氣的仕様(特性)と光學的仕様を記す。

特に光學的仕様に関しては、ファイバーの破損などによるアイセーフティを考慮して IEC60825-1 のクラス1 という安全基準を満たすものとなっている。

6. まとめ

2 芯のプラスチック光ファイバーを用いて、一本のケーブルで、PDP と MR との間を送受信する映像・音声・制御信号を、従来に比べよりスマートで長い距離を伝送できる“DVI 光シリアルリンク”を開発した。

本システムを用いることで、PDP と MR の配線長による設置制限は解消された。また、ケーブルに 2 芯のプラスチック光ファイバーを採用したことで、一般家庭で簡単に配線が可能になる。

今後、DVI とは別の新しいデジタルインタフェースが登場した際にも、当システムの基本技術は有効に活用できると考える。

7. 謝辞

当システムを開発し、製品化するに当たり、

表2 DVI 光シリアルリンクの主な仕様

電源：ACアダプタ方式	
電源定格	AC100V-240V 18-25VA、50/60Hz
消費電力	12W(送信側、受信側 各々6W)
映像信号	
DVI規格に準拠するTMDS(Transition Minimized Differential Signaling)のシングルリンク仕様	
音声信号	
音声入力電圧	Max 2 Vrms (1KHz)
利得	-3dB~+1dB (-1dB Typical) *1
S/N比	Min 70dB *1
*1信号源出力インピーダンス600Ω、負荷20kΩ、測定入力インピーダンス100kΩ、LPF20kHz	
光学仕様	
高速チャンネル	
出力光量	通常時IEC60825-1 クラス3R、安全機能動作時 同クラス
動作速度	3.125Gbps
低速チャンネル	
出力光量	IEC60825-1 クラス1
動作速度	28.4Mbps

PBC 製品技術統括部第五技術部鳥海氏，阿多課長および第五技術部の関係各位，PBC 商品企画部商品企画 G 武末氏，相沢課長および商品企画部の関係各位，DPC 調達部の甲斐氏および調達部の関係各位，PBC 製品品質保証部の野中氏および品質保証部の関係各位から協力をいただいた。この場を借りて，感謝します。

参 考 文 献

- (1) DDWG Electrical Test Working Group,
"DVI Test and Measurement Guide"

筆 者

秋 本 尚 行 (あきもと たかゆき)

所属：研究開発本部 情報通信開発センター 放送システム開発部

入社年月：1991年4月

主な経歴：BSCS チューナ，無線 LAN，第三代携帯電話，Bluetooth，光無線伝送などの開発を経て，現在，PDP 関連の光通信機器の研究開発業務に従事。

野 原 学 (のほら まなぶ)

所属：研究開発本部 情報通信開発センター 放送システム開発部

入社年月：1990年4月

主な経歴：初代カーナビ AVIC 開発，アクティブノイズコントロール，In-Band DAB，第三代携帯電話，光無線伝送などの開発を経て，現在，PDP 関連の光通信機器の研究開発業務に従事。

岩 井 智 昭 (いわい ともあき)

所属：研究開発本部 情報通信開発センター 放送システム開発部

入社年月：1992年4月

主な経歴：HD リアプロジェクション TV，LCLV の開発設計，BS デジタルなどの放送関連の開発を経て，現在，PDP 関連の光通信機器の研究開発業務に従事。

曾 我 裕 介 (そが ゆうすけ)

所属：研究開発本部 情報通信開発センター 放送システム開発部

入社年月：1993年4月

主な経歴：MD，CD-R，DVD-R，液晶プロジェクター，BS デジタル放送などの開発を経て，現在，PDP 関連の光通信機器の研究開発業務に従事。

大 久 保 英 幸 (おおくぼ ひでゆき)

所属：研究開発本部 情報通信開発センター 放送システム開発部

入社年月：1997年4月

主な経歴：BS デジタル放送受信機の開発，IEEE1394 関連などの開発を経て，現在，PDP 関連の光通信機器の研究開発業務に従事。

興味：画像圧縮，画像処理に興味を持つ。

野 口 良 司 (のぐち りょうじ)

所属：研究開発本部 情報通信開発センター 放送システム開発部

入社年月：2001年4月

主な経歴：PDP 関連の開発

石 戸 谷 耕 一 (いしとや こういち)

所属：研究開発本部 情報通信開発センター 放送システム開発部

入社年月：1982年4月

主な経歴：LD プレーヤー，DVD レコーダなど，光ディスク関連，北米 DTV，BS デジタルなどの放送関連の開発を経て，現在，PDP 関連の光通信機器の研究開発業務に従事。

篠 倉 毅 一 郎 (しのくら きいちろう)

所属：研究開発本部 情報通信開発センター 放送システム開発部

入社年月：1988年10月

主な経歴：高密度後ディスク用 SHG 青色レーザー開発（シーテック展示），ディスクマスタリング装置開発，マイクロ波中継用レーザー開発，光無線伝送などの開発などを経て，現在，PDP 関連の光通信機器の研究開発業務に従事。